読者です 読者をやめる 読者になる 読者になる

プログラミング好きな脳の引き出し

某高専ロボコニストの溢れた知識の掃き溜め。機械学習とか画像処理とか電子工作とか、技術的なことからちょっとしたことまで。プログラミングの関するものは大体好きです

ふるいVerilogはつらい

FPGA HDL C Verilog

 学校の研究でVerilog-2001を使用していますが、これがなかなかに仕様が難しい…

 言語仕様としてサポートされているRealや多くのシステムタスクを当てに設計していたら、それらは私が開発をしているIDEでは扱えないという…それらはまだ、実行速度の高速化を目的として、後々独自実装のものに置き換える予定だったのでまだ良いのですが、一番つらいのが多次元配列をまともに扱えない所ですね。多くの配列を扱うシステムを開発しているのでこれが本当に辛い。何とか多次元配列がサポートされているSystemVerilogを使わせてもらえるようにはならないかなぁ…そんな事を思いながら、普段、現代的な言語を使っての開発がどれだけ恵まれているかということに思いを馳せたり。

 いつも何も考えずにあって当然と思っていた多くの算術関数はここには無いし、ちょっと難しい事をやろうと思ってライブラリを探してみても、他の言語でなら見つかるようなものも、この言語ではそういったライブラリは見つからない。全て自分で作らなければいけない厳しさ、経験値の高まりを感じます。ちなみに現在は、元々システムタスクを使って実装しようとしていた算術関数をLUTを用いて実装するためのプログラムを書いています。大量の浮動小数点で表された計算結果をVerilogで扱えるように固定小数点に変換して手で入力していくのは現実味がないので。しかし、未だに作りたい物の一部のモジュールを書くためのプログラムを書いている段階、実際にモジュールを自らの手で揃えて作りたい物を作れるようになるまで果たしてどれだけかかるか、考えただけでヒヤヒヤしますね、とりあえず期限を守って頑張りましょうか。